

ĐẠI HỌC QUỐC GIA TP. HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN- ĐIỆN TỬ



BÁO CÁO BÀI TẬP LỚN MÔN VẬT LÝ BÁN DẪN

**ĐỀ TÀI: TÌM HIỂU VỀ CÔNG ĐOẠN QUANG KHẮC
(PHOTOLITHOGRAPHY) TRONG CHẾ TẠO BÁN DẪN**

LỚP – L06 - NHÓM 6

Giảng viên hướng dẫn: Nguyễn Minh Tân

Sinh viên thực hiện	Nội dung	Mã số sinh viên
Lê Nguyên Khôi	Chương 4	2211681
Nguyễn Thái Long	Chương 6	2211884
Phạm Đức Long	Chương 2	2211892
Lưu Nguyễn Anh Khôi	Chương 3	2411692
Nguyễn Đức Huy	Chương 5	2411208
Đỗ Văn Khoa	Chương 1	2211587

Tp. Hồ Chí Minh, tháng 5 năm 2026

MỤC LỤC

LỜI CẢM ƠN	1
LỜI MỞ ĐẦU	2
CHƯƠNG 1. NGUYÊN LÝ CƠ BẢN VÀ CÁC THÀNH PHẦN HỆ THỐNG	4
1. Nguyên lý cơ bản và các thành phần của hệ thống:	4
1.1. Cơ sở lý thuyết	4
1.2. Một số khái niệm về quang khắc.....	7
CHƯƠNG 2. VẬT LIỆU SỬ DỤNG TRONG QUANG KHẮC	8
1. Photoresist (PR)	8
1.1. Phân loại Positive PR và Negative PR	8
1.2. Thành phần hóa học và cơ chế phản ứng	9
1.3. Các đặc tính kỹ thuật cốt lõi.....	10
2. Substrate (Wafer Silicon)	11
2.1. Cấu trúc wafer và lớp nền	11
2.2. Xử lý bề mặt trước khi phủ PR	13
3. Mask và Reticle	14
3.1. Cấu trúc và Vật liệu.....	14
3.2. Phân loại Mặt nạ.....	14
4. Hóa chất và Dung môi xử lý.....	15
4.1. Dung dịch Developer.....	15
4.2. Dung môi tẩy bỏ và Làm sạch.....	15
CHƯƠNG 3. QUY TRÌNH QUANG KHẮC CHI TIẾT	16
1. Làm sạch wafer (Wafer Cleaning).....	16
2. Phủ lớp nhạy sáng (Photoresist Coating)	16
3. Sấy sơ bộ (Soft Bake / Prebake)	17
4. Căn chỉnh và chiếu sáng (Mask Alignment & Exposure)	17
5. Sấy sau chiếu (Post-Exposure Bake – PEB).....	18
6. Hiện thị ảnh (Development)	18
7. Khắc (Etching).....	19
8. Tẩy lớp photoresist (Photoresist Stripping).....	19
9. Lặp lại quy trình.....	19
CHƯƠNG 4. THIẾT BỊ VÀ CÔNG NGHỆ QUANG KHẮC	20
1. Máy quang khắc (Stepper/Scanner) và nguyên lý hoạt động của máy quang khắc.	

2. Nguồn sáng	22
3. Hệ thống căn chỉnh (Alignment system)	23
4. Giới thiệu công nghệ immersion lithography (quang khắc nhúng).....	24
CHƯƠNG 5. CÁC YẾU TỐ ẢNH HƯỞNG VÀ GIỚI HẠN CÔNG NGHỆ	25
1. Giới hạn độ phân giải:.....	25
2. Chất liệu và công nghệ mới:	25
3. Ứng dụng trong công nghệ nano:.....	25
4. Kết luận:	25
5. Các yếu tố ảnh hưởng và giới hạn công nghệ.....	25
5.1. Độ phân giải (Resolution limit)	25
5.2. Độ sâu tiêu cự (Depth of Focus - DOF).....	26
5.3. Sai lệch căn chỉnh (Overlay error).....	26
5.4. Hiệu ứng nhiễu xạ và quang học.....	27
5.5. Line edge roughness (LER)	27
5.6. Các lỗi phổ biến (defects)	27
CHƯƠNG 6. CÔNG NGHỆ TIÊN TIẾN VÀ XU HƯỚNG PHÁT TRIỂN	29
1. EUV Lithography (Extreme Ultraviolet).....	29
2. Multi-patterning (double, triple patterning)	30
3. Computational lithography (OPC, SMO).....	31
4. Thách thức và giới hạn vật lý trong quang khắc	32

LỜI CẢM ƠN

Nhóm sinh viên thực hiện xin gửi lời cảm ơn chân thành và sâu sắc nhất đến Ban Giám hiệu Trường Đại học Bách Khoa – Đại học Quốc gia TP. HCM, cùng các quý thầy cô thuộc Khoa Điện - Điện tử đã tạo điều kiện học tập, nghiên cứu và cung cấp cho chúng em một môi trường giáo dục chất lượng.

Đặc biệt, Nhóm 6 chúng em xin gửi lời tri ân sâu sắc đến Giảng viên hướng dẫn – Thầy Nguyễn Minh Tân. Thông qua những bài giảng trong môn học Vật lí bán dẫn, Thầy không chỉ truyền đạt những kiến thức chuyên môn quý báu mà còn tận tình hướng dẫn, định hướng để chúng em có thể hoàn thành tốt bài tập lớn với đề tài "Tìm hiểu về công đoạn quang khắc (Photolithography) trong chế tạo bán dẫn".

Quá trình tìm hiểu và thực hiện đề tài đã giúp 6 thành viên trong nhóm chúng em có cơ hội tổng hợp kiến thức, rèn luyện kỹ năng làm việc nhóm và mở rộng tầm nhìn về ngành công nghiệp vi điện tử. Dù đã nỗ lực hết sức để hoàn thiện báo cáo, nhưng do giới hạn về mặt thời gian cũng như kinh nghiệm thực tiễn, bài làm chắc chắn không tránh khỏi những thiếu sót. Chúng em rất mong nhận được những lời nhận xét, góp ý quý báu từ Thầy để bài báo cáo được hoàn thiện hơn và rút ra được những bài học hữu ích cho chặng đường học tập sắp tới.

Kính chúc Thầy luôn dồi dào sức khỏe, hạnh phúc và gặt hái được nhiều thành công hơn nữa trong sự nghiệp giảng dạy.

LỜI MỞ ĐẦU

Trong kỷ nguyên công nghệ số hiện nay, ngành công nghiệp vi điện tử và bán dẫn đóng vai trò như một "trái tim" vận hành mọi thiết bị thông minh, từ vi điều khiển cơ bản, điện thoại di động cho đến các siêu máy tính phức tạp. Để đáp ứng định luật Moore và nhu cầu nhồi nhét hàng chục tỷ transistor lên một con chip siêu nhỏ, việc kiểm soát độ chính xác ở quy mô nanomet là yêu cầu bắt buộc. Trong toàn bộ chuỗi quy trình sản xuất phức tạp đó, quang khắc (Photolithography) nổi lên như một công đoạn cốt lõi và quan trọng nhất, mang nhiệm vụ truyền tải chính xác thiết kế mạch điện tử mặt nạ quang học (mask) lên bề mặt phiến silicon (wafer).

Nhận thức được tầm quan trọng và sự thú vị của công nghệ này, trong khuôn khổ môn học Vật lý bán dẫn, nhóm 6 đã quyết định chọn đề tài "Tìm hiểu về công đoạn quang khắc (Photolithography) trong chế tạo bán dẫn" làm nội dung nghiên cứu cho bài tập lớn.

Mục tiêu của báo cáo là cung cấp một bức tranh toàn cảnh và chuyên sâu về quy trình in thạch bản quang học. Nội dung báo cáo được cấu trúc thành 6 chương logic, đi từ nền tảng lý thuyết cơ sở cho đến những bước tiến công nghệ đột phá của nhân loại:

Chương 1: Nguyên lý cơ bản và các thành phần hệ thống – Khái quát về các lý thuyết quang học, tương tác vật liệu và cơ chế tạo ảnh.

Chương 2: Vật liệu sử dụng trong quang khắc – Phân tích chi tiết về chất cản quang (Photoresist), phiến nền (Wafer Silicon) và các loại mặt nạ quang học (Mask/Reticle).

Chương 3: Quy trình quang khắc chi tiết – Đi sâu vào từng bước gia công thực tế từ làm sạch bề mặt, phủ lớp nhạy sáng, chiếu sáng đến công đoạn khắc (Etching).

Chương 4: Thiết bị và công nghệ quang khắc – Tìm hiểu về nguyên lý hoạt động của các cỗ máy quang khắc (Stepper/Scanner) phức tạp.

Chương 5: Các yếu tố ảnh hưởng và giới hạn công nghệ – Đánh giá các rào cản vật lý như giới hạn độ phân giải, độ sâu tiêu cự và các lỗi sai lệch phổ biến.

Chương 6: Công nghệ tiên tiến và xu hướng phát triển – Mở ra góc nhìn về các công nghệ tối tân nhất hiện nay như quang khắc tia cực tím siêu ngắn (EUV), quang khắc đa lớp (Multi-patterning) và quang khắc tính toán (Computational lithography).

Thông qua quá trình nghiên cứu, nhóm thực hiện hy vọng bài báo cáo sẽ là một tài liệu tham khảo cô đọng, hữu ích, giúp người đọc nắm bắt được sự phức tạp cũng như sự kỳ diệu của công nghệ chế tạo bán dẫn.

CHƯƠNG 1. NGUYÊN LÝ CƠ BẢN VÀ CÁC THÀNH PHẦN HỆ THỐNG

1. Nguyên lý cơ bản và các thành phần của hệ thống:

1.1. Cơ sở lý thuyết

- Nguyên lý quang học:

Hiện tượng nhiễu xạ và sự thu nhận ánh sáng:

Khi chùm sáng đi qua các khe hở siêu nhỏ trên mặt nạ quang khắc, ánh sáng không đi thẳng mà bị bẻ cong và loe rộng ra. Đây gọi là hiện tượng nhiễu xạ (Diffraction).

Khe hở trên mặt nạ càng nhỏ, ánh sáng bị nhiễu xạ và loe ra góc càng lớn. Để tạo ra được hình ảnh sắc nét trên phiến bán dẫn, thấu kính của máy quang khắc phải đủ lớn để "hứng" được càng nhiều tia sáng nhiễu xạ này càng tốt. Khả năng thu nhận ánh sáng này được đo bằng Khẩu độ số (Numerical Aperture - NA), với công thức:

$$NA = n \sin \theta$$

Trọng tâm cốt lõi của lý thuyết này nằm ở tiêu chuẩn Rayleigh. Tiêu chuẩn Rayleigh này quyết định đến độ phân giải (Resolution – R) và chiều sâu tiêu cự (Depth of Focus – DOF) của hệ thống.

- Lý thuyết tương tác ánh sáng – vật liệu:

- Lý thuyết hấp thụ năng lượng quang học: Khi ánh sáng truyền vào một môi trường vật chất, năng lượng của nó không giữ nguyên mà bị vật liệu hấp thụ và suy giảm theo hàm mũ dựa trên độ sâu.

- Mô hình động học quang hóa: Tùy thuộc vào công nghệ, người ta sử dụng các mô hình khác nhau:

Mô hình tham số Dill (Dill's ABC Parameters): Dùng cho các thể hệ quang khắc dùng tia UV (như g-line, i-line). Mô hình bao gồm ba thông số sau:

- *A (Bleachable absorption)*: Khả năng hấp thụ ánh sáng của chất cảm quang. Khi phản ứng xảy ra, chất này bị phân hủy và màng cảm quang trở nên "trong suốt" dần với ánh sáng. Hiện tượng này gọi là hiệu ứng tẩy trắng (Bleaching Effect), giúp ánh sáng có thể tiếp tục đâm xuyên sâu xuống đáy.

- *B (Unbleachable absorption)*: Mức độ hấp thụ nền của lớp nhựa, không đóng góp vào phản ứng.

- *C (Optical sensitivity)*: Tốc độ phản ứng quang hóa, tỷ lệ thuận với lượng photon đập vào.

- Cơ chế sinh gốc axit (PAG - Photoacid Generator): Dùng cho công nghệ DUV (193nm) và EUV (13.5nm) hiện đại. Ánh sáng ở các bước sóng này mang năng lượng cực mạnh nhưng số lượng photon lại ít. Thuyết tương tác lúc này tập trung vào việc photon đập vào vật liệu để giải phóng các ion H^+ (gốc axit), sau đó các gốc axit này mới làm chất xúc tác để bẻ gãy polymer trong công đoạn nung nhiệt.
- Lý thuyết giao thoa màng mỏng: mô tả hành vi của ánh sáng khi gặp các bề mặt phản xạ trong cấu trúc nhiều lớp.
- *Lý thuyết tạo ảnh:*
 - Mặt nạ là một cách tử nhiễu xạ: Khi ánh sáng đi qua các khe hở siêu nhỏ trên mặt nạ, nó không truyền đi theo đường thẳng mà bị bẻ cong, tán xạ thành nhiều chùm tia hướng ra các góc khác nhau (gọi là các bậc nhiễu xạ). Chùm tia đi thẳng mang thông tin nền, trong khi các chùm tia bị lệch góc càng lớn thì mang thông tin về chi tiết góc cạnh sắc nét của vi mạch.
 - Thấu kính là một “bộ lọc” thông tin: Thấu kính hứng các chùm tia nhiễu xạ này để hội tụ lại. Tuy nhiên, thấu kính có kích thước giới hạn. Do đó, nó chỉ “bắt” được các chùm tia góc hẹp ở giữa; các chùm tia lệch góc lớn (mang độ sắc nét) sẽ văng ra ngoài mép thấu kính và bị mất vĩnh viễn.
 - Sự hình thành ảnh trong không gian: Các chùm tia lọt qua được thấu kính sẽ hội tụ, giao thoa với nhau và tái tạo lại hình ảnh vi mạch lơ lửng ngay trên bề mặt wafer (gọi là Ảnh không gian - Aerial Image). Do bị mất đi các chùm tia mang chi tiết sắc nét ở bước 2, hình ảnh vuông vức từ bản thiết kế ban đầu sẽ bị “bo tròn” góc, mờ đi và giảm độ tương phản.
- *Lý thuyết động học và khuếch tán:*
 Động học phản ứng (cơ chế “Khuếch đại hóa học”): Trong công nghệ hiện đại, ánh sáng đập vào mặt wafer không trực tiếp phá vỡ lớp cản quang, mà chỉ làm sinh ra một lượng nhỏ các hạt axit (gọi là PAG - Photoacid Generator). Khi đưa phiến wafer đi nung nóng (PEB), nhiệt độ sẽ cung cấp năng lượng để các hạt axit này hoạt động như một chất xúc tác. Một hạt axit sẽ đi cắt đứt liên kết polymer này, giải phóng mặt bằng, rồi tiếp tục đi cắt đứt liên kết polymer khác. Nhờ vậy, từ một lượng ánh sáng nhỏ, phản ứng được “khuếch đại” lên hàng trăm lần, giúp hệ thống quang khắc đạt tốc độ cực nhanh.

Lý thuyết khuếch tán: Dưới tác dụng của nhiệt độ nung, các hạt axit không đứng yên một chỗ mà có xu hướng di chuyển từ nơi có nồng độ cao (vùng sáng) lan sang nơi có nồng độ thấp (vùng tối).

- *Lý thuyết khắc:*

Cơ chế ăn mòn: phân chia quá trình khắc thành hai phương pháp trái ngược nhau về bản chất vật lý và hóa học:

- Ăn mòn ướt (Wet Etching): Nhúng phiến bán dẫn vào dung dịch hóa chất (axit hoặc bazơ). Quá trình này có tính đẳng hướng (Isotropic). Hậu quả là nó không chỉ khoét sâu xuống mà còn ăn ngang vào hai bên vách, luôn xuống bên dưới lớp mặt nạ cản quang gây ra hiện tượng ăn lẹm (Undercut). Do đó, ăn mòn ướt không thể dùng để chế tạo các vi mạch siêu nhỏ.
- Ăn mòn khô/ Khắc Plasma (Dry Etching / Reactive Ion Etching - RIE): Sử dụng môi trường chân không, tạo ra các dòng ion plasma mang năng lượng cao bắn thẳng góc từ trên xuống bề mặt. Quá trình này kết hợp giữa bắn phá vật lý và phản ứng hóa học, mang tính dị hướng (Anisotropic) cực cao – nghĩa là chỉ ăn mòn theo một phương thẳng đứng duy nhất. Đây là công nghệ bắt buộc trong sản xuất chip bán dẫn hiện đại để tạo ra các vách đứng vuông vức.

Độ chọn lọc: là tỷ số giữa tốc độ ăn mòn vật liệu đích và tốc độ ăn mòn của lớp mặt nạ. Độ chọn lọc phải đủ lớn để lớp cản quang có thể “cầm cự”, bảo vệ được bề mặt cho đến khi hệ thống khoét xong độ sâu cần thiết của lớp vật liệu bên dưới. Nếu độ chọn lọc kém, mặt nạ sẽ biến mất trước khi khắc xong, làm hỏng toàn bộ vi mạch.

Tỷ lệ khung hình: là tỷ lệ giữa chiều sâu và chiều rộng của rãnh khắc. Khi rãnh càng hẹp và sâu, các hạt ion plasma càng khó bay lọt xuống đáy, và các chất thải hóa học ở đáy cũng khó thoát ra ngoài. Điều này làm cho tốc độ ăn mòn ở các rãnh hẹp bị chậm hơn rất nhiều so với các rãnh rộng, đòi hỏi các thuật toán điều khiển áp suất và điện trường plasma cực kỳ phức tạp để cân bằng lại.

- *Lý thuyết sai số và nhiễu:*

Hiệu ứng ngẫu nhiên và nhiễu hạt: Ánh sáng không phải là một dòng chảy liên tục mà bao gồm các hạt rời rạc gọi là photon.

Độ nhám bờ viền: Khi kích thước vi mạch thu nhỏ lại bằng bề rộng của vài chục nguyên tử, đường viền của vi mạch không bao giờ thẳng hàng tuyệt đối.

Lỗi chồng lớp: Một con chip vi xử lý hiện đại được cấu tạo từ khoảng 60 đến 100 lớp vật liệu xếp chồng lên nhau.

1.2. Một số khái niệm về quang khắc

Khái niệm về quang khắc: Quang khắc (Photolithography) là quá trình sử dụng ánh sáng để truyền hình ảnh mạch điện từ mask lên bề mặt wafer silicon, thông qua một lớp vật liệu nhạy sáng gọi là photoresist.

Vật liệu và thiết bị được sử dụng trong quang khắc:

Mặt nạ quang học (Photomask/Reticle): Chứa hình dạng mạch điện, thường được làm bằng thạch anh (quartz) phủ kim loại.

Hệ thống quang học (Optical System): bao gồm các thành phần sau:

- Nguồn sáng: Các tia cực tím (UV), cực tím sâu (DUV/EUV) từ đèn hơi thủy ngân (g-line, i-line) hoặc laser excimer (KrF, ArF).
- Hệ thống chiếu sáng: Gồm gương và thấu kính để làm đều cường độ ánh sáng chiếu lên mặt nạ.
- Thấu kính chiếu: Gồm nhiều thấu kính riêng lẻ được sắp xếp gần nhau.
- Hệ thống ngâm: Nước siêu thuần được đưa vào giữa thấu kính cuối và wafer để tăng độ phân giải

CHƯƠNG 2. VẬT LIỆU SỬ DỤNG TRONG QUANG KHẮC

1. Photoresist (PR)

Chất cản quang Photoresist hay Polymer nhạy sáng là một màng vật liệu polymer đặc biệt, có khả năng thay đổi tính chất hóa học, cụ thể là độ hòa tan của nó, khi hấp thụ năng lượng từ các photon ánh sáng.

PR đóng vai trò như một lớp mặt nạ hy sinh trên bề mặt nền, nó bảo vệ các khu vực được che phủ khỏi sự tấn công của các hóa chất ăn mòn mạnh hoặc sự cấy ghép ion trong các bước gia công tiếp theo. Do đó, chất cản quang phải đáp ứng được các tiêu chuẩn khắt khe gồm:

- Độ nhạy quang học
- Độ tương phản cơ học
- Khả năng chịu đựng môi trường ăn mòn
- Khả năng bám dính ổn định trên các lớp oxit kim loại

1.1. Phân loại Positive PR và Negative PR

Dựa trên cơ chế phản ứng và đặc tính hòa tan sau quá trình phơi sáng, vật liệu quang khắc được chia thành hai hệ phân cực cơ bản:


- Positive Photoresist (PR dương)
- Negative Photoresist (PR âm)

Việc chọn loại PR sẽ quyết định trực tiếp hình dạng và cấu trúc của vi mạch sau quá trình xử lý.

PR dương hoạt động theo cơ chế phân hủy chuỗi polymer khi tiếp xúc với tia tử ngoại. Cụ thể, vùng được chiếu sáng sẽ trở nên dễ hòa tan trong dung dịch phát triển, thường có tính kiềm và bị rửa trôi, trong khi vùng không chiếu sáng vẫn giữ nguyên và bảo vệ bề mặt bên dưới. Nhờ vậy, hình ảnh thu được giống với mẫu trên mặt nạ

Loại PR này được sử dụng rộng rãi trong ngành bán dẫn từ những năm 1970 đến nay, đặc biệt trong sản xuất chip hiện đại. Ưu điểm lớn của PR dương là:

- Độ phân giải cao
- Biên dạng sắc nét



- Ít bị biến dạng trong quá trình xử lý

Những đặc điểm này giúp tạo ra các chi tiết rất nhỏ với độ chính xác cao, phù hợp cho các công nghệ vi mạch tiên tiến.

PR âm hoạt động theo cơ chế liên kết chéo (cross-linking). Khi bị chiếu sáng, các phân tử polymer sẽ liên kết lại với nhau tạo thành mạng lưới bền vững, khiến vùng này không bị hòa tan. Trong khi đó, vùng không được chiếu sáng sẽ bị rửa trôi. Kết quả là hình ảnh thu được là ảnh đảo so với mặt nạ.

PR âm có một số ưu điểm như:

- Độ nhạy sáng cao
- Độ bám dính tốt
- Khả năng chịu hóa chất và ăn mòn tốt
- Chi phí thấp hơn

Tuy nhiên, hạn chế lớn của PR âm là độ phân giải thấp hơn. Nguyên nhân chính là hiện tượng trương nở của polymer khi tiếp xúc với dung môi, làm các chi tiết nhỏ dễ bị biến dạng. Vì vậy, PR âm thường được dùng cho các ứng dụng không yêu cầu độ chính xác quá cao, như MEMS hoặc các lớp vật liệu dày.

Ngoài hai loại PR dạng lỏng, trong sản xuất bảng mạch in PCB, đặc biệt là công nghệ mật độ cao còn sử dụng Dry Film Photoresist (DFR). Đây là màng cảm quang dạng rắn được ép lên bề mặt vật liệu, giúp:

- Đảm bảo độ dày đồng đều
- Giảm lỗi so với phủ dạng lỏng

1.2. Thành phần hóa học và cơ chế phản ứng

Về bản chất, màng Photoresist là một hệ vật liệu nhạy sáng, thay đổi độ hòa tan khi tiếp xúc với các bước sóng ánh sáng nhất định. Một dung dịch PR tiêu chuẩn được cấu thành từ ba thành phần chính:

- Nhựa nền (Polymer binder/Resin): Tạo khung xương cơ học và quyết định độ bền ăn mòn cho màng.
- Hợp chất hoạt tính quang học (PAC): Đóng vai trò là "cảm biến" ánh sáng, kích hoạt các phản ứng hóa học.
- Dung môi (Solvent): Duy trì trạng thái lỏng và điều chỉnh độ nhớt để đảm bảo màng trải đều khi quay ly tâm.

Photoresist Dương: Cơ chế cốt lõi của PR dương là chuyển đổi từ trạng thái không tan thành hòa tan dưới tác động của ánh sáng.

- Dòng truyền thống (G-line, I-line): Sử dụng nhựa Novolac kết hợp với chất ức chế hòa tan DNQ. Ở trạng thái bình thường, DNQ ngăn không cho nhựa Novolac tan trong dung dịch kiềm. Khi chiếu sáng, DNQ hấp thụ photon và chuyển hóa thành, giúp lớp màng tan nhanh chóng trong dung dịch hiện ảnh.
- Dòng khuếch đại hóa học (CAR - Deep UV): Khi bước sóng ngắn lại (248nm, 193nm), năng lượng ánh sáng yếu đi, cơ chế CAR được sử dụng để tăng độ nhạy. Ánh sáng chỉ cần giải phóng một lượng nhỏ axit. Sau đó, quá trình gia nhiệt sẽ khiến các hạt axit này khuếch tán và bẻ gãy hàng loạt nhóm bảo vệ kỵ nước trên mạch polymer theo phản ứng dây chuyền. Điều này giúp tăng hiệu suất sử dụng ánh sáng lên hàng nghìn lần.
- Photoresist Âm: Ngược lại với PR dương, PR âm hoạt động dựa trên cơ chế liên kết chéo
- Cơ chế truyền thống: Dưới tác động của ánh sáng, các chất nhạy sáng tạo ra gốc tự do, đóng vai trò như keo dính nối các chuỗi polymer rời rạc thành một mạng lưới không gian ba chiều bền vững, không thể bị hòa tan.
- Dòng SU-8 chuyên dụng: Đây là loại PR âm gốc epoxy đặc biệt mạnh mẽ. Khi gặp ánh sáng và nhiệt, SU-8 tạo ra mạng lưới liên kết cực kỳ dày đặc. Nhờ độ cứng và bền nhiệt vượt trội, SU-8 thường được dùng để chế tạo các cấu trúc vi cơ điện tử vĩnh viễn thay vì chỉ làm khuôn đúc tạm thời.

1.3. Các đặc tính kỹ thuật cốt lõi

Hiệu suất của một chất cản quang được đánh giá dựa trên ba chỉ số kỹ thuật quan trọng: độ nhạy, độ phân giải và khả năng bám dính.

- Độ nhạy (Sensitivity)

Độ nhạy xác định liều lượng năng lượng tối thiểu cần thiết để làm biến đổi hoàn toàn tính chất của màng PR. Nguyên lý: Tổng năng lượng E được tính dựa trên cường độ ánh sáng I và thời gian phơi sáng t theo công thức $E=It$. Kiểm soát năng lượng:

Thiếu năng lượng: Gây ra tàn dư ở đáy rãnh, làm hỏng mạch.

Thừa năng lượng: Gây tán xạ, làm mất độ chính xác của biên dạng mạch.

Ngoài ra còn có độ tương phản là thông số liên quan chặt chẽ đến độ nhạy. Một loại PR có độ tương phản cao sẽ tạo ra vách ngăn dốc đứng, giúp hình dạng vi mạch sắc nét và ổn định.

- Độ phân giải (Resolution)

Độ phân giải là khả năng của hệ thống trong việc phân tách hai chi tiết nằm sát nhau mà không làm chúng bị dính liền. Kích thước tối hạn là đơn vị đo lường độ phân giải. CD càng nhỏ, chip càng chứa được nhiều linh kiện. PR dương thường có độ phân giải cao hơn PR âm. Lý do là PR âm dễ bị hiện tượng "trương nở" khi gặp dung môi, làm biến dạng các đường nét siêu nhỏ. Trong khi đó, PR dương giữ nguyên được hình dạng rãnh mạch sau khi hiện ảnh.

- Độ bám dính (Adhesion)


Đây là khả năng liên kết giữa lớp màng PR mang tính hữu cơ) và bề mặt tấm wafer mang tính vô cơ. Nếu độ bám dính kém, màng PR sẽ bị bong tróc trong các bước rửa siêu âm hoặc ăn mòn hóa học, dẫn đến ngắn mạch và hỏng toàn bộ chip.

Với PR Âm: Có khả năng bám dính tự nhiên rất tốt, phù hợp cho các cấu trúc lớp dày.

Còn với PR Dương: Khó bám dính hơn trên các bề mặt phân. Do đó, quy trình thường yêu cầu sử dụng thêm các chất trung gian để giúp màng bám chắc hơn vào bề mặt wafer.

2. Substrate (Wafer Silicon)


Bên dưới màng polymer hy sinh là cấu trúc nền tảng không thể thay thế của toàn bộ ngành công nghiệp vi điện tử. Mọi linh kiện điện tử thụ động và tích cực (như transistor MOSFET) đều được hình thành trực tiếp bên trong cấu trúc tinh thể của phiên nền này. Do đó, việc chế tạo, định hướng mặt tinh thể, và chuẩn bị bề mặt để tiếp nhận màng PR là một khoa học phức tạp của luyện kim và nhiệt động lực học.



2.1. Cấu trúc wafer và lớp nền

Nguyên liệu khởi thủy để sản xuất wafer là cát thạch anh trắng, chủ yếu là Silicon Dioxide - SiO_2 . Thông qua các quy trình luyện kim và tinh chế khí, silicon đa tinh thể cấp bán dẫn siêu tinh khiết được tạo ra.

Để sản xuất wafer cho vi mạch, cấu trúc mạng tinh thể phải đạt mức độ đồng nhất



hoàn hảo: silicon đơn tinh thể với độ tinh khiết đạt ngưỡng 9N (99.9999999%).

Quá trình phổ biến nhất để nuôi cấy tinh thể silicon là phương pháp Czochralski: Trong đó, polysilicon được nạp vào một nồi nấu kim loại thạch anh và gia nhiệt bằng điện để làm nóng chảy hoàn toàn ở nhiệt độ vượt quá 1421°C . Các chất pha tạp như photpho để tạo bán dẫn loại n hoặc boron để tạo bán dẫn loại p được tính toán tỉ mỉ và đưa vào mẻ nấu nhằm điều chỉnh đặc tính dẫn điện. Sau đó, một hạt tinh thể mầm nhỏ đường kính khoảng 5mm, dài đến 300mm được nhúng vào bề mặt khối silicon nóng chảy và kéo xoay lên từ từ. Cấu trúc tinh thể lỏng sẽ nguội dần và tự sắp xếp theo trục định hướng của hạt mầm, hình thành nên một thỏi silicon nguyên khối hình trụ mang cấu trúc lập phương kim cương.

Ngoài ra, phương pháp Float Zone cũng được dùng để chế tạo wafer yêu cầu điện trở suất cực cao mà không lẫn tạp chất oxy từ nồi nấu. Sau khi kéo, thỏi ingot được cắt lát mỏng bằng cưa dây kim cương. Một chi tiết quan trọng thường bị bỏ qua là do đặc tính vật liệu silicon cực kỳ giòn và cứng, mép phiến cắt ban đầu vuông góc 90° sẽ vô cùng sắc bén và dễ nứt vỡ dưới tác động cơ học cơ bản. Sự nứt vỡ vi mô này phát tán hàng triệu hạt bụi phá hoại quá trình quang khắc. Vì vậy, các wafer đều phải trải qua quá trình mài làm tròn cạnh bằng hệ thống CNC, mặc dù thiết bị này rất đắt tiền. Tiếp đó, mặt phẳng wafer được mài nghiền cơ học và trải qua quá trình đánh bóng hóa-cơ học để đạt bề mặt phẳng hoàn hảo như gương. Một tính chất cốt lõi của tinh thể silicon là tính dị hướng, các đặc tính điện học, cơ học và tốc độ ăn mòn hóa học không đồng đều trong không gian 3 chiều mà phụ thuộc nghiêm ngặt vào các hướng mặt phẳng nguyên tử. Các mặt phẳng này được ký hiệu bằng chỉ số Miller.

Thực tế, chất cản quang hiếm khi được phủ trực tiếp lên lõi silicon trần. Wafer thường được phủ một hệ thống các lớp nền trung gian phục vụ mục đích cách điện, thụ động hóa, hoặc phát triển linh kiện. Các màng nền phổ biến nhất bao gồm:

- Lớp Oxide cách điện SiO_2 : Quá trình oxy hóa nhiệt phát triển một lớp cách điện hoàn hảo ở nhiệt độ cao. Khi xử lý bằng nhiệt khô, dòng khí O_2 phản ứng chậm và tạo ra các màng oxide siêu mỏng, đậm đặc dùng làm lớp điện môi cổng. Khi áp dụng oxy hóa ướt, hơi nước khuếch tán mạnh mẽ qua lớp SiO_2 hiện tại để phản ứng sâu với silicon nền, giúp mọc lên lớp oxide dày lên tới 1500nm dùng làm thành phần cách điện khu vực.
- Lớp Silicon Nitride Si_3N_4 : Một vật liệu cực cứng, trong suốt, chống ăn mòn hóa học xuất sắc. Lớp Si_3N_4 dày khoảng 1µm thường được phủ bằng kỹ thuật lắng đọng hơi hóa

học để bảo vệ mạch điện bên dưới hoặc làm màng cách ly, màng chắn cho quá trình ăn mòn dị hướng.

- Màng Epitaxy và SOI: Ở các cấu trúc tối tân, phiên wafer tiêu chuẩn được phủ thêm một lớp silicon đơn tinh thể hoàn toàn không có khuyết tật mạng, cho phép kiểm soát mật độ doping siêu chính xác. Hoặc, cấu trúc Silicon-On-Insulator tích hợp một lớp cách điện kẹp giữa đế và bề mặt, triệt tiêu hoàn toàn dòng rò điện dung, phục vụ cho chip tần số cao và vi xử lý cực nhanh.

2.2. Xử lý bề mặt trước khi phủ PR

Một trong những thách thức lớn nhất trong kỹ thuật in thạch bản là làm sao để lớp nhựa cản quang (PR) bám dính thật chắc vào bề mặt silicon. Nếu sự kết nối này lỏng lẻo, toàn bộ cấu trúc mạch sẽ bị bong tróc hoặc biến dạng trong các bước xử lý hóa chất tiếp theo.


Bề mặt wafer silicon tự nhiên luôn mang tính ưa nước. Điều này là do các nhóm trên bề mặt hoạt động hút hơi ẩm từ không khí tạo thành một màng nước siêu vi. Ngược lại, nhựa cản quang PR lại mang tính kỵ nước, nhựa PR sẽ không thể bám chắc. Khi đưa vào dung dịch ăn mòn, hóa chất sẽ len lỏi vào lớp nước siêu vi này, làm nhấc bổng chân màng PR dẫn đến hỏng mạch.

Quy trình xử lý:

- Công đoạn 1: Làm sạch sâu

Wafer được tẩy rửa bằng hóa chất mạnh hoặc bắn phá bằng Plasma. Mục tiêu là loại bỏ tuyệt đối mọi hạt bụi, vết dầu mỡ hoặc các ion kim loại. Một hạt bụi nhỏ ở bước này có thể làm hỏng hàng ngàn transistor bên dưới.

- Công đoạn 2: Sấy khô chân không




Wafer được đưa vào buồng chân không và gia nhiệt từ 140°C đến 160°C. Môi trường chân không giúp nước bay hơi nhanh hơn ở nhiệt độ thấp. Bước này giúp loại bỏ lớp nước bám trên bề mặt. Tuy nhiên, các nhóm OH vẫn còn bám chặt vào mạng lưới silicon, nên bề mặt về cơ bản vẫn còn thấm nước

- Công đoạn 3: Phủ chất môi

Đây là bước quan trọng nhất. Hợp chất HMDS được đưa vào, phân tử HMDS sẽ tấn công và cắt đứt các nhóm OH ưa nước, sau đó thay thế chúng bằng các nhóm methyl kỵ nước. Lúc này Bề mặt wafer bây giờ trở nên đồng nhất về bản chất với nhựa PR, tạo ra lực bám dính bền chặt.

3. Mask và Reticle

Mặt nạ quang học Photomask đóng vai trò như một "bản khuôn" chứa thiết kế sơ đồ mạch điện. Khi ánh sáng chiếu qua mặt nạ, hình ảnh thu nhỏ của mạch điện sẽ được in lên bề mặt wafer.



3.1. Cấu trúc và Vật liệu

Lớp nền: Sử dụng Thạch anh tinh khiết. Ưu điểm là cho ánh sáng UV đi qua hoàn hảo và không bị giãn nở khi gặp nhiệt độ cao từ tia Laser, giúp giữ cho transistor không bị lệch


Lớp chắn sáng: Một lớp Chrome mỏng được phủ lên trên để ngăn ánh sáng ở những vùng không cần thiết, tạo ra ranh giới sáng/tối

EUV: Với tia cực tím siêu ngắn, không có vật liệu nào trong suốt. Vì vậy, mặt nạ EUV được thiết kế dạng phản xạ với hàng chục lớp Molybdenum và Silicon xếp chồng để dội ngược ánh sáng lại.

3.2. Phân loại Mặt nạ

Để vượt qua giới hạn vật lý về nhiễu xạ ánh sáng, người ta sử dụng các loại mặt nạ khác nhau:

Mặt nạ Nhị phân: Chỉ có hai trạng thái: Cho ánh sáng qua 100% hoặc cản 100%. Dễ chế tạo, giá rẻ nhưng khi làm mạch siêu nhỏ (dưới 32nm) sẽ bị hiện tượng nhòe biên.



Mặt nạ Dịch pha: Nó không chỉ cản sáng mà còn thay đổi pha của sóng ánh sáng 180 độ. Khi hai luồng sáng

ngược pha gặp nhau tại biên giới, chúng sẽ tự triệt tiêu nhau, giúp ranh giới mạch trở nên sắc nét tuyệt đối.

4. Hóa chất và Dung môi xử lý

Sau khi phơi sáng, wafer cần trải qua các bước "tắm" trong hóa chất để hiện thực hóa sơ đồ mạch điện.

4.1. Dung dịch Developer

Developer có nhiệm vụ rửa trôi những phần nhựa PR đã bị biến đổi tính chất sau khi gặp ánh sáng.

- TMAH: Đặc điểm lớn nhất là không chứa ion kim loại. Các ion kim loại như Natri hay Kali ảnh hưởng đối với transistor, vì vậy TMAH giúp đảm bảo chip hoạt động tin cậy.
- KOH / NaOH: Chứa ion kim loại nhưng chi phí rẻ hơn. Chỉ dùng cho sản xuất màn hình LCD, MEMS hoặc các linh kiện không quá nhạy cảm




4.2. Dung môi tẩy bỏ và Làm sạch

- DMSO: Dung môi an toàn, thân thiện môi trường thay thế cho NMP. Khi đun nóng, nó làm phồng và tách lớp PR ra khỏi wafer
- Plasma Ashing: Wafer được đưa vào buồng chân không, dùng tia plasma oxy biến lớp nhựa thành khí và hút ra ngoài
- Làm sạch: Sau khi khắc, thường xuất hiện các vết bẩn cứng đầu kết hợp giữa nhựa và kim loại bám vào thành vách. Người ta dùng các hóa chất chuyên dụng như Chelators để loại bỏ các ion kim loại này ra mà không làm hỏng mạch điện chính.



CHƯƠNG 3. QUY TRÌNH QUANG KHẮC CHI TIẾT

1. Làm sạch wafer (Wafer Cleaning)




Trước khi phủ vật liệu nhạy sáng, wafer silicon phải được làm sạch tuyệt đối nhằm loại bỏ bụi bẩn, dầu mỡ, tạp chất hữu cơ và ion kim loại trên bề mặt. Những tạp chất này nếu còn tồn tại sẽ gây lỗi bám dính, tạo khuyết tật hoặc làm sai lệch mẫu hình sau khi chiếu sáng. Phương pháp thông dụng là RCA cleaning, sử dụng các dung dịch hóa học như H_2SO_4 , H_2O_2 và NH_4OH . Sau bước này, bề mặt wafer đạt độ sạch cao và sẵn sàng cho các công đoạn tiếp theo.

2. Phủ lớp nhạy sáng (Photoresist Coating)




Sau khi làm sạch, một lớp photoresist được phủ đều lên wafer bằng phương pháp spin coating. Wafer được quay với tốc độ cao khoảng 1000 đến 5000 vòng/phút để lực ly tâm dàn đều dung dịch photoresist thành lớp mỏng đồng nhất. Độ dày lớp phủ có thể từ 0,5 μm đến vài μm tùy công nghệ. Photoresist gồm hai loại chính: Positive photoresist, trong đó vùng được chiếu sáng sẽ hòa tan khi rửa. Negative photoresist, trong đó vùng được chiếu sáng trở nên bền vững hơn.

3. Sấy sơ bộ (Soft Bake / Prebake)



Sau khi phủ photoresist, wafer được gia nhiệt ở khoảng 90–100°C trong thời gian ngắn. Mục đích của bước này là làm bay hơi dung môi còn sót lại, giúp lớp phủ ổn định hơn, tăng khả năng bám dính lên bề mặt wafer và cải thiện tính đồng đều của màng photoresist.

4. Căn chỉnh và chiếu sáng (Mask Alignment & Exposure)




Wafer được đưa vào hệ thống quang khắc và căn chỉnh chính xác với mặt nạ (mask) chứa mẫu hình mạch điện cần tạo. Sau đó ánh sáng tử ngoại được chiếu xuyên qua mask lên lớp photoresist. Các bước sóng thường dùng gồm 365 nm, 248 nm, 193 nm và công nghệ tiên tiến là EUV khoảng 13,5 nm. Ánh sáng sẽ làm thay đổi cấu trúc hóa học của photoresist tại các vùng được chiếu. Đây là công đoạn đòi hỏi độ chính xác cực cao về vị trí, thời gian chiếu và năng lượng chiếu.

5. Sấy sau chiếu (Post-Exposure Bake – PEB)




Sau khi chiếu sáng, wafer tiếp tục được gia nhiệt ở khoảng 100–120°C. Bước này giúp hoàn tất phản ứng quang hóa trong photoresist, giảm hiện tượng nhiễu standing wave, tăng độ sắc nét biên dạng và cải thiện độ phân giải của mẫu hình.

6. Hiện thị ảnh (Development)




Wafer được nhúng hoặc phun dung dịch developer, phổ biến là dung dịch kiềm TMAH. Đối với positive photoresist, vùng đã chiếu sáng sẽ bị hòa tan; còn với negative photoresist, vùng không chiếu sáng sẽ bị hòa tan. Kết quả thu được là mẫu hoa văn photoresist đúng theo thiết kế mong muốn trên bề mặt wafer.

7. Khắc (Etching)



Lớp vật liệu bên dưới như oxide, polysilicon hoặc kim loại sẽ được khắc theo hình dạng của lớp photoresist còn lại. Có hai phương pháp chính là wet etching bằng dung dịch hóa học và dry etching bằng plasma (RIE). Trong thực tế, dry etching được sử dụng rộng rãi hơn do cho độ chính xác cao và khả năng khắc theo phương thẳng đứng tốt.

8. Tẩy lớp photoresist (Photoresist Stripping)



Sau khi hoàn tất quá trình khắc, lớp photoresist không còn cần thiết sẽ được loại bỏ bằng plasma ashing hoặc dung môi chuyên dụng. Bề mặt wafer sau đó được làm sạch để chuẩn bị cho các bước chế tạo kế tiếp.


9. Lặp lại quy trình

Trong chế tạo chip hiện đại, quy trình quang khắc không chỉ thực hiện một lần mà được lặp lại hàng chục đến hàng trăm lần. Mỗi chu kỳ sẽ tạo ra một lớp chức năng khác nhau như lớp dẫn điện, lớp cách điện, cổng transistor hoặc liên kết kim loại giữa các tầng mạch.

CHƯƠNG 4. THIẾT BỊ VÀ CÔNG NGHỆ QUANG KHẮC

1. Máy quang khắc (Stepper/Scanner) và nguyên lý hoạt động của máy quang khắc.

Máy quang khắc (lithography machine) là một thiết bị sử dụng ánh sáng (thường là tia cực tím) để chuyển mẫu từ một mặt nạ (*photomask*) lên một vật liệu nhạy sáng (*photoresist*) được phủ trên một bề mặt (thường là tấm silicon). Thiết bị này là công cụ chủ chốt trong quá trình sản xuất vi mạch, giúp tạo ra các mạch điện tử siêu nhỏ với độ chính xác nanomet.



Hình ảnh máy quang khắc của ASML

Hiện nay, máy quang khắc được chia ra làm 5 loại ứng với từng bước sóng mà nó có thể thực hiện:

- *Máy quang khắc i-line (365 nm):*
Cấu tạo đơn giản và chi phí thấp

Thường được sử dụng trong các dây chuyền sản xuất chip cũ hoặc mạch điện tử đơn giản. Phù hợp cho doanh nghiệp nhỏ hoặc các ứng dụng không yêu cầu độ chính xác cao

- *Máy quang khắc KrF (248 nm)*

Độ ổn định cao, giá thành hợp lý, nhưng hiện nay đã dần được thay thế bởi các công nghệ hiện đại hơn.

Loại máy này từng là trụ cột trong sản xuất chip 90nm đến 45nm, phổ biến trong các nhà máy sản xuất chip trung cấp như vi điều khiển hoặc bộ nhớ DRAM.

- *Máy quang khắc ArF (193 nm - DUV): ArF khô và ArF dùng chất lỏng*

Độ chính xác cao, có thể khắc được các chi tiết siêu nhỏ từ 65nm đến 7nm

Tuy nhiên để đạt độ chính xác cao phải kết hợp nhiều lần chiếu chồng nên tốn thời gian hơn

- *Máy quang khắc EUV (13.5 nm)*

EUV là công nghệ tiên tiến nhất hiện nay, sử dụng tia cực tím có bước sóng chỉ 13.5nm nhỏ hơn gấp nhiều lần so với DUV.

Loại máy này cực kỳ đắt đỏ (có thể lên đến 200 triệu USD mỗi chiếc) và chỉ có một nhà sản xuất duy nhất trên thế giới là ASML (Hà Lan).

- *Máy quang khắc High – NA EUV (tương lai gần)*

High-NA EUV là thế hệ kế tiếp của công nghệ EUV, với độ mở số (Numerical Aperture – NA) cao hơn, giúp cải thiện độ phân giải gấp đôi so với máy EUV hiện tại.

Máy này đang được phát triển để phục vụ sản xuất chip dưới 2nm – là bước tiến quan trọng trong hành trình chạm tới giới hạn vật lý của bán dẫn.

Bảng so sánh tổng quan các loại máy quang khắc

Loại máy	Bước sóng	Độ phân giải	Node chip	Nhà sản xuất
i-line	365nm	Thấp	$\geq 130\text{nm}$	Canon, Nikon
KrF	248nm	Trung bình	90nm $\rightarrow$ 45nm	Canon, Nikon
ArF DUV	193nm	Cao	65nm $\rightarrow$ 7nm	ASML, Nikon
EUV	13.5nm	Rất cao	5nm $\rightarrow$ 2nm	ASML (độc quyền)
High-NA EUV	13.5nm	Cực cao (tương lai)	$\leq 2\text{nm}$	ASML

Nguyên lý hoạt động: Máy quang khắc hoạt động như một chiếc máy “in mạch” siêu nhỏ, dùng ánh sáng để tạo ra các hoa văn bán dẫn trên tấm silicon (wafer). Quá trình này gồm 5 bước chính:

- *Phủ lớp cảm quang (Photoresist):*

Tấm wafer được phủ một lớp vật liệu nhạy sáng – gọi là photoresist. Lớp này sẽ phản ứng khi tiếp xúc với ánh sáng, đóng vai trò như tấm phim để in hoa văn.

- *Chiếu sáng qua lớp mặt nạ (Mask):*

Ánh sáng cực tím (DUV hoặc EUV) được chiếu qua một tấm mặt nạ chứa hoa văn mạch điện. Phần ánh sáng đi qua sẽ khắc họa tiết này lên lớp cảm quang trên wafer.

- *Rửa tráng:*

Wafer được đưa vào dung dịch rửa. Phần cảm quang đã tiếp xúc ánh sáng sẽ bị rửa trôi hoặc giữ lại, tùy theo loại vật liệu sử dụng. Kết quả là để lộ hoa văn mạch cần khắc.

- *Khắc:*

Các phần không được bảo vệ sẽ bị loại bỏ bằng phương pháp khắc – có thể bằng hóa chất hoặc plasma. Đây là bước tạo rãnh dẫn và hình thành cấu trúc vi mạch.

- *Loại bỏ lớp cảm quang còn lại:*

Cuối cùng, lớp cảm quang còn sót lại được làm sạch hoàn toàn. Lúc này, wafer đã có sẵn các hoa văn mạch và sẵn sàng bước sang các công đoạn tiếp theo như doping, phủ lớp mới hoặc lặp lại quá trình để tạo chip nhiều lớp.

2. Nguồn sáng

Tiêu chí	UV (i-line)	DUV	EUV
Bước sóng	365 nm	248 nm (KrF) 193 nm (ArF)	13.5 nm
Công nghệ tạo nguồn sáng	Đèn hồ quang thủy ngân (Mercury-vapor lamp).	Laser Excimer (kích thích hỗn hợp khí hiếm và Halogen).	LPP (Laser-Produced Plasma): Dùng tia laser CO ₂ bắn vào các giọt thiếc lỏng đang rơi.
Môi trường hoạt động	Không khí bình thường.	Không khí tinh khiết. Máy DUV tiên tiến bơm thêm nước tinh khiết (Immersion Lithography) để tăng độ phân giải.	Chân không hoàn toàn (vì mọi vật chất kể cả không khí đều hấp thụ tia EUV).
Tiến trình chip (Node size)	350 nm đến 800 nm.	130 nm xuống tận 7 nm (nhờ công nghệ nhúng)	7 nm trở xuống (5 nm, 3 nm, 2 nm...).

		quang học và đa phơi sáng - multi-patterning).	
Chi phí & Độ phức tạp	Thấp, chi phí bảo trì và vận hành rẻ.	Cao. Là cỗ máy có sản lượng sản xuất lớn nhất hiện nay.	Cực kỳ phức tạp và đắt đỏ (hơn 200 triệu USD/máy)
Ứng dụng hiện tại	Cảm biến MEMS, linh kiện công suất, vi điều khiển cơ bản, lớp mạch thô, đóng gói chip (Advanced Packaging).	Bộ nhớ DRAM, NAND Flash, chip mạng, vi xử lý phổ thông và phần lớn linh kiện vi mạch trên thế giới.	Vi xử lý tối tân nhất cho AI, trung tâm dữ liệu và smartphone cao cấp (Apple A/M-series, Nvidia Hopper/Blackwell)

3. Hệ thống căn chỉnh (Alignment system)

Một con chip hiện đại có thể cần từ 30 đến hơn 80 lớp mạch chồng lên nhau. Hệ thống này đảm bảo mỗi lớp mới được in ra phải khớp chính xác tuyệt đối với các lớp đã có từ trước.

- *Độ chính xác xếp chồng (Overlay Accuracy):*
 Đây là thông số đo lường sự sai lệch giữa các lớp. Với các tiến trình 5nm hay 3nm, sai số cho phép chỉ khoảng 1.5 - 2 nanomet.
 Để dễ hình dung, nếu phóng đại tấm Wafer lên bằng kích thước sân vận động, sai số này chỉ bằng độ dày của một sợi tóc.
- *Điểm đánh dấu căn chỉnh (Alignment Marks):*
 Trên mỗi tấm Wafer và mặt nạ (Mask), người ta khắc các ký hiệu đặc biệt (thường là hình chữ thập hoặc lưới vạch). Máy sẽ sử dụng tia laser quét qua các vạch này để xác định tọa độ (x,y) và góc xoay θ .
- *Hệ thống mâm kẹp (Wafer Stage):*
 Wafer được đặt trên một bàn máy có khả năng di chuyển cực nhanh và chính xác.
 Sử dụng đệm từ trường (Maglev) để triệt tiêu ma sát.
 Vị trí được kiểm soát bằng Giao thoa kế Laser với độ phân giải mức hạ-nanomet (sub-nanometer).
- *Chiến lược đo lường:*
 Máy thường thực hiện "căn chỉnh thô" (Coarse alignment) để tìm vị trí tổng quát, sau đó là "căn chỉnh tinh" (Fine alignment) ngay trước khi phơi sáng.

4. Giới thiệu công nghệ immersion lithography (quang khắc nhúng)

Đây là công nghệ mang tính bước ngoặt, cho phép nguồn sáng 193nm (DUV) vượt qua giới hạn vật lý của chính nó để in được những chi tiết nhỏ dưới 40nm.

- *Nguyên lý chiết suất:* Ánh sáng khi đi từ môi trường này sang môi trường khác sẽ bị bẻ cong. Trong quang khắc khô, môi trường là không khí ($n \sim 1$). Trong quang khắc nhúng, người ta đưa nước siêu tinh khiết (UPW) ($n \sim 1.44$ tại bước sóng 193nm) vào giữa thấu kính cuối cùng và Wafer.
- *Tăng Khẩu độ số (NA):* Theo công thức

$$NA = n \sin \theta$$

vì n tăng từ 1 lên 1.44, nên NA của hệ thống có thể tăng lên vượt mức 1.0 (thường đạt 1.35). NA càng lớn, độ phân giải (\$CD\$) càng nhỏ (mạch càng mịn).

- *Các thách thức kỹ thuật:*

Bong bóng khí: Một bọt khí nhỏ trong nước cũng sẽ làm tán xạ ánh sáng và gây lỗi chip.

Kiểm soát nhiệt độ: Nước phải được giữ ở nhiệt độ cực kỳ ổn định vì chỉ cần lệch 0.001°C, chiết suất sẽ thay đổi làm mờ hình ảnh.

Ngấm nước: Nước có thể làm hỏng lớp chất cản quang (PR) nếu không có lớp phủ bảo vệ (Topcoat).

CHƯƠNG 5. CÁC YẾU TỐ ẢNH HƯỞNG VÀ GIỚI HẠN CÔNG NGHỆ

1. Giới hạn độ phân giải:

Với bước sóng ánh sáng truyền thống, việc tạo ra các cấu trúc nhỏ hơn đang gặp phải giới hạn. EUV và các phương pháp quang khắc nano đang được nghiên cứu để vượt qua thách thức này.

2. Chất liệu và công nghệ mới:

Các vật liệu nhạy sáng và khuôn mẫu tiên tiến đang được phát triển để tăng độ chính xác và hiệu suất của quá trình quang khắc.

3. Ứng dụng trong công nghệ nano:

Việc áp dụng quang khắc vào công nghệ nano giúp tạo ra các cấu trúc cực nhỏ, phục vụ cho các ứng dụng mới trong quang học và điện tử.

4. Kết luận:

Quang khắc là công nghệ quan trọng trong hệ quang học, đóng vai trò chủ chốt trong sản xuất các cấu trúc vi mô, nano.

Quá trình này không chỉ có ứng dụng trong sản xuất vi mạch mà còn trong các lĩnh vực quang học tiên tiến, hứa hẹn phát triển mạnh mẽ trong tương lai.

5. Các yếu tố ảnh hưởng và giới hạn công nghệ

5.1. Độ phân giải (Resolution limit)

Độ phân giải là khả năng hệ thống quang khắc in được các chi tiết nhỏ nhất trên wafer. Đây là yếu tố quan trọng nhất quyết định công nghệ bán dẫn (node công nghệ như 7nm, 5nm,...).

Công thức Rayleigh

$$R = k_1 \frac{\lambda}{NA}$$

Trong đó:

- R : kích thước nhỏ nhất có thể in (resolution) hay CD (Critical Dimension)
- k_1 : hệ số công nghệ ($\approx 0.25 - 0.9$)
- λ : bước sóng ánh sáng sử dụng
- NA : khẩu độ số (Numerical Aperture)
 - Khi đó muốn giảm kích thước R chỉ cần giảm λ hoặc tăng NA

Ảnh hưởng của bước sóng λ và NA

Để giảm R (tăng độ phân giải), ngành công nghiệp có hai hướng chính:

- **Giảm λ** : Chuyển từ ánh sáng tử ngoại gần (i-line 365nm) sang DUV (193nm) và hiện nay là EUV (13.5nm).
- **Tăng NA**: Sử dụng thấu kính lớn hơn hoặc kỹ thuật quang khắc nhúng (Immersion Lithography) để tăng chiết suất môi trường.

Nhưng việc tăng hay giảm λ hay tăng NA (vốn rất tốn kém vì phải thay toàn bộ máy móc), các kỹ sư sử dụng các thủ thuật toán học và quang học:

- **Off-Axis Illumination (OAI)**: Thay đổi góc chiếu của nguồn sáng để triệt tiêu các bậc nhiễu xạ không mong muốn, giúp cải thiện độ tương phản.
- **Phase Shift Masks (PSM)**: Sử dụng mặt nạ có độ dày khác nhau để làm lệch pha ánh sáng 180 độ. Khi hai luồng sáng lệch pha gặp nhau tại rìa chi tiết, chúng tự triệt tiêu nhau, tạo ra đường biên cực kỳ sắc nét.

5.2. Độ sâu tiêu cự (Depth of Focus - DOF)

DOF là khoảng cách dọc theo trục quang học mà hình ảnh vẫn duy trì được độ sắc nét cần thiết. Công thức tính DOF:

$$DOF = k_2 \frac{\lambda}{NA^2}$$

Nghịch lý của quang khắc: Khi ta tăng NA để có độ phân giải tốt hơn (tiến tới 7nm hay 5nm, DOF sẽ giảm rất nhanh (tỉ lệ nghịch với bình phương NA). Điều này đòi hỏi bề mặt wafer phải cực kỳ phẳng (thông qua quá trình CMP: Mài phẳng wafer đến mức độ nguyên tử trước khi quang khắc.) bằng cách sử dụng máy quét (scanners) thay vì máy in bước (steppers) để điều chỉnh tiêu cự liên tục trong khi quét.

5.3. Sai lệch căn chỉnh (Overlay error)

Overlay error là sự lệch hàng giữa các lớp mặt nạ khác nhau trên cùng một tấm wafer.

- Một con chip hiện đại có thể có 60-80 lớp chồng lên nhau.

- Nếu lớp "cửa sổ" (via) không khớp với lớp "dây dẫn" bên dưới, mạch sẽ bị hở hoặc ngắn mạch.
- **Giới hạn:** Sai số cho phép thường chỉ bằng 1/5 đến 1/10 kích thước tính năng nhỏ nhất.

5.4. Hiệu ứng nhiễu xạ và quang học

Khi kích thước tính năng tiến gần đến bước sóng ánh sáng, hiện tượng nhiễu xạ làm biến dạng hình ảnh (ví dụ: các góc vuông bị bo tròn, các đường thẳng bị co ngắn).

- **Giải pháp:** Sử dụng **OPC (Optical Proximity Correction)** — thay đổi hình dạng trên mặt nạ (thêm các chi tiết phụ) để hình ảnh cuối cùng trên wafer đạt đúng yêu cầu.

5.5. Line edge roughness (LER)

LER là sự biến thiên ngẫu nhiên về độ rộng của đường kẻ (line) ở quy mô nguyên tử. LER không phải do máy móc không chính xác, mà do **bản chất của vật chất**:

- **Nguyên nhân:** Do sự phân bố không đồng đều của các phân tử photon trong chùm sáng (Photon shot noise) hoặc cấu trúc phân tử của chất quang dẫn (photoresist).
- **Hệ quả:** LER gây ra sự rò rỉ dòng điện và làm sai lệch đặc tính điện từ của transistor khi kích thước thu nhỏ xuống mức vài nanomet.

5.6. Các lỗi phổ biến (defects)

Các khiếm khuyết trong quá trình quang khắc có thể làm hỏng toàn bộ tấm wafer:

- **Pinholes:** Các lỗ nhỏ li ti trên lớp photoresist do bụi hoặc bong bóng khí.
- **Bridging:** Hai đường kẻ lẽ ra tách rời nhưng lại dính vào nhau do phơi sáng quá mức hoặc lỗi nhiễu xạ.
- **Scumming:** Chất quang dẫn còn sót lại ở những vùng lẽ ra phải được rửa sạch, ngăn cản quá trình khắc (etching) tiếp theo.
- **Peeling:** Lớp photoresist bị bong tróc khỏi bề mặt wafer do độ bám dính kém.
- **Lỗi hệ thống (Systematic):** Do thiết kế hoặc giới hạn vật lý (như OPC chưa chuẩn), lỗi này sẽ xuất hiện trên mọi con chip.

Lưu ý: Trong kỷ nguyên EUV hiện nay, việc kiểm soát **Stochastic effects** (các hiệu ứng ngẫu nhiên do số lượng photon ít nhưng năng lượng cao) đang là thách thức lớn nhất đối với các lõi và LER.


CHƯƠNG 6. CÔNG NGHỆ TIỀN TIẾN VÀ XU HƯỚNG PHÁT TRIỂN

1. EUV Lithography (Extreme Ultraviolet)

Công nghệ EUV (Extreme Ultraviolet Lithography) là một bước đột phá quan trọng trong lĩnh vực chế tạo vi mạch bán dẫn, sử dụng tia cực tím có bước sóng cực ngắn khoảng 13.5 nm để khắc các cấu trúc siêu nhỏ lên bề mặt wafer silicon. So với công nghệ quang khắc truyền thống sử dụng tia UV bước sóng 193 nm, EUV cho phép đạt được độ phân giải cao hơn nhiều, từ đó có thể tạo ra các chi tiết vi mạch chỉ ở mức vài nanomet. Nhờ khả năng này, EUV đóng vai trò then chốt trong việc sản xuất các chip ở các node tiên tiến như 7 nm, 5 nm, 3 nm và đang hướng tới 2 nm, góp phần tăng mật độ transistor lên hàng chục tỷ trên một con chip. Điều này không chỉ giúp nâng cao hiệu năng xử lý mà còn giảm tiêu thụ điện năng, mở đường cho sự phát triển của các thiết bị điện tử nhỏ gọn, mạnh mẽ và hiệu quả hơn trong các lĩnh vực như trí tuệ nhân tạo, điện toán hiệu năng cao và thiết bị di động.

Về nguyên lý hoạt động, EUV được tạo ra thông qua quá trình bắn laser công suất cao vào các giọt thiếc (Sn) có kích thước cực nhỏ, tạo ra trạng thái plasma phát xạ ánh sáng EUV. Do ánh sáng ở bước sóng này bị hấp thụ mạnh bởi hầu hết vật liệu và không thể truyền qua không khí, toàn bộ hệ thống phải hoạt động trong môi trường chân không và sử dụng các gương phản xạ đa lớp có độ chính xác cực cao thay cho thấu kính truyền thống. Ánh sáng EUV sau khi được hội tụ và điều hướng sẽ đi qua hệ thống mask (reticle), nơi chứa mẫu mạch cần in, và sau đó được chiếu lên lớp photoresist phủ trên wafer để tạo thành các pattern mạch điện. Công nghệ này có thể tạo ra các cấu trúc nhỏ hơn 12 nm, nhỏ hơn ít nhất ba lần so với các phương pháp quang khắc trước đây, đồng thời giảm đáng kể số bước xử lý phức tạp như multi-patterning.

Tuy nhiên, EUV cũng đi kèm với nhiều thách thức kỹ thuật lớn, bao gồm việc kiểm soát lỗi trên mask, phát triển vật liệu photoresist phù hợp với bước sóng ngắn, cũng như tối ưu hóa hiệu suất hệ thống khi mỗi gương phản xạ đều gây suy hao năng lượng đáng kể. Các công ty hàng đầu như ASML, TSMC, Samsung Electronics và Intel đang đầu tư mạnh vào việc phát triển và triển khai EUV trong sản xuất hàng loạt. Trong tương lai, thế hệ High-NA EUV được kỳ vọng sẽ tiếp tục nâng cao độ phân giải và mở rộng giới hạn thu nhỏ transistor, qua đó duy trì xu hướng phát triển của ngành bán dẫn theo Moore's Law, dù tốc độ có thể chậm lại do các giới hạn vật lý và chi phí ngày càng tăng.



Hình ảnh nguyên lý của EUV

2. Multi-patterning (double, triple patterning)

Multi-patterning là một kỹ thuật quan trọng trong quang khắc bán dẫn, được sử dụng để vượt qua giới hạn độ phân giải của các hệ thống lithography truyền thống, đặc biệt là khi sử dụng tia UV bước sóng 193 nm (DUV). Khi kích thước đặc trưng của transistor trở nên quá nhỏ so với khả năng phân giải của hệ thống quang học, việc in toàn bộ pattern trong một lần chiếu trở nên không khả thi. Multi-patterning giải quyết vấn đề này bằng cách chia một pattern phức tạp thành nhiều pattern đơn giản hơn, sau đó in chúng qua nhiều lần quang khắc liên tiếp.

Trong double patterning, layout ban đầu được tách thành hai lớp (mask) khác nhau sao cho các chi tiết trên mỗi lớp đều đáp ứng được giới hạn phân giải của hệ thống. Sau đó, hai lớp này được in tuần tự lên wafer và kết hợp lại để tạo thành cấu trúc hoàn chỉnh với kích thước nhỏ hơn khả năng in của một lần chiếu duy nhất. Phương pháp này thường được áp dụng trong các công nghệ như LELE (Litho-Etch-Litho-Etch) hoặc SADP (Self-Aligned Double Patterning), trong đó SADP có ưu điểm là độ chính xác cao hơn do tận dụng quá trình tự căn chỉnh.

Triple patterning mở rộng nguyên lý này bằng cách chia pattern thành ba phần, cho phép đạt độ phân giải cao hơn nữa. Tuy nhiên, việc tăng số lần patterning cũng kéo theo nhiều hệ quả tiêu cực như tăng chi phí sản xuất, kéo dài thời gian xử lý, và đặc biệt là gia tăng sai số chồng lớp (overlay error), ảnh hưởng trực tiếp đến độ chính xác của mạch.

Mặc dù multi-patterning đã giúp ngành công nghiệp bán dẫn tiếp tục thu nhỏ kích thước transistor trong các node như 14 nm và 10 nm, nó không phải là giải pháp tối ưu lâu dài do

độ phức tạp và chi phí cao. Đây chính là lý do công nghệ EUV được phát triển và triển khai, vì EUV có thể in các pattern nhỏ hơn trong một lần chiếu duy nhất, từ đó giảm hoặc loại bỏ nhu cầu sử dụng multi-patterning. Tuy nhiên, trong thực tế sản xuất, multi-patterning vẫn được kết hợp với EUV trong một số lớp quan trọng để đảm bảo độ chính xác và hiệu suất cao nhất.

3. Computational lithography (OPC, SMO)

Computational lithography là hướng tiếp cận sử dụng các thuật toán và mô hình tính toán để tối ưu hóa quá trình quang khắc, nhằm bù lại những sai lệch vật lý không thể tránh khỏi trong hệ thống in vi mạch. Khi kích thước transistor tiến xuống mức vài nanomet, các hiệu ứng như nhiễu xạ ánh sáng, tán xạ, sai số quang học và biến dạng hình học khiến hình ảnh in trên wafer không còn giống hoàn toàn với thiết kế ban đầu. Do đó, thay vì chỉ dựa vào phần cứng (máy lithography), ngành bán dẫn ngày càng phụ thuộc vào các kỹ thuật tính toán để “hiệu chỉnh trước” (pre-compensation) mẫu thiết kế.

Một trong những kỹ thuật quan trọng nhất là OPC (Optical Proximity Correction). Ý tưởng của OPC là điều chỉnh hình dạng của mask sao cho sau khi trải qua quá trình quang khắc và các hiệu ứng vật lý, pattern in ra trên wafer sẽ đúng với hình dạng mong muốn. Ví dụ, các góc vuông có thể bị bo tròn do nhiễu xạ, nên trên mask người ta sẽ cố tình “làm quá” (thêm các chi tiết nhỏ như serif hoặc hammerhead) để bù lại sai lệch này. OPC có thể chia thành rule-based OPC (dựa trên quy tắc) và model-based OPC (dựa trên mô phỏng chính xác hơn), trong đó model-based OPC cho độ chính xác cao nhưng đòi hỏi năng lực tính toán rất lớn.

SMO (Source Mask Optimization), một kỹ thuật nâng cao hơn, trong đó việc tối ưu không chỉ dừng ở mask mà còn bao gồm cả nguồn sáng (illumination source). SMO đồng thời điều chỉnh hình dạng và phân bố cường độ của nguồn sáng cùng với cấu trúc mask để đạt được độ phân giải và độ tương phản tối ưu trên wafer. Đây là một bài toán tối ưu phức tạp, thường sử dụng các thuật toán số, thậm chí kết hợp với trí tuệ nhân tạo để tìm ra cấu hình tốt nhất.

Computational lithography đóng vai trò đặc biệt quan trọng trong cả công nghệ DUV và EUV. Ngay cả khi EUV có bước sóng rất ngắn, các hiệu ứng ngẫu nhiên (stochastic effects) và nhiễu vẫn tồn tại, khiến OPC và SMO trở thành thành phần không thể thiếu trong quy trình thiết kế và sản xuất chip. Tuy nhiên, nhược điểm lớn nhất của các phương pháp này là

chi phí tính toán rất cao và thời gian xử lý dài, đòi hỏi hệ thống máy tính hiệu năng cao và các thuật toán tối ưu hóa tiên tiến.

Computational lithography là cầu nối giữa thiết kế và sản xuất, giúp đảm bảo rằng các mẫu mạch siêu nhỏ được in ra với độ chính xác cao nhất, đồng thời hỗ trợ ngành bán dẫn tiếp tục thu nhỏ kích thước transistor trong bối cảnh các giới hạn vật lý ngày càng rõ rệt.

4. Thách thức và giới hạn vật lý trong quang khắc

Công nghệ quang khắc đang tiến dần tới các giới hạn vật lý khi kích thước đặc trưng của vi mạch giảm xuống mức nanomet. Độ phân giải của hệ thống bị ràng buộc bởi Rayleigh criterion, trong đó bước sóng ánh sáng và khẩu độ số quyết định khả năng tạo chi tiết nhỏ. Việc tiếp tục cải thiện hai yếu tố này ngày càng khó, kéo theo chi phí và độ phức tạp tăng mạnh.

Khi kích thước giảm sâu, các hiệu ứng vật lý như nhiễu xạ, tán xạ và sai lệch trong quá trình phơi sáng làm cho hình dạng pattern trên wafer không còn trùng khớp hoàn toàn với thiết kế ban đầu. Quá trình quang khắc cũng chịu ảnh hưởng của các yếu tố ngẫu nhiên, dẫn đến hiện tượng nhám biên (line edge roughness) và sai số kích thước, làm giảm độ chính xác và độ ổn định của thiết bị.

Giới hạn vật liệu trở thành một vấn đề quan trọng khi các lớp photoresist phải đáp ứng đồng thời độ nhạy cao và độ phân giải tốt. Ở kích thước rất nhỏ, việc kiểm soát khuyết tật trên mask và trong quá trình chế tạo trở nên khó khăn hơn, vì các sai lỗi nhỏ cũng có thể ảnh hưởng trực tiếp đến toàn bộ mạch.

Ở cấp độ nguyên tử, các hiệu ứng như Quantum tunneling bắt đầu xuất hiện, làm tăng dòng rò và ảnh hưởng đến hiệu năng thiết bị. Xu hướng thu nhỏ transistor theo Moore's Law vì thế cũng gặp nhiều rào cản tự nhiên.

Chi phí và độ phức tạp của hệ thống quang khắc hiện đại ngày càng cao, yêu cầu môi trường vận hành khắt khe và độ chính xác cực lớn trong từng công đoạn. Điều này cho thấy việc tiếp tục thu nhỏ kích thước vi mạch không chỉ phụ thuộc vào công nghệ mà còn chịu ảnh hưởng mạnh từ các giới hạn vật lý và kinh tế.

TÀI LIỆU THAM KHẢO

1. Advanced Science. (n.d.). *Tìm hiểu về công nghệ quang khắc trong công nghiệp sản xuất*. Truy xuất từ <https://advancedscience.vn/tim-hieu-ve-cong-nghe-quang-khac-trong-cong-nghiep-san-xuat/>
2. Brumm, J. (2020). *EUV lithography*. SPIE Press.
3. Collins, R. H., & Devers, F. T. (1970). *Process for improving photoresist adhesion* (U.S. Patent).
4. IBM Research. (n.d.). *SU-8: A thick photoresist for MEMS*.
5. KLA-Tencor. (n.d.). *Báo cáo kỹ thuật: Về đo lường kích thước tới hạn (CD) và kiểm soát lỗi bề mặt trong sản xuất bán dẫn*.
6. Levinson, H. J. (2010). *Principles of lithography*. SPIE Press.
7. Mack, C. A. (2007). *Fundamental principles of optical lithography: The science of microfabrication*. Wiley.
8. Madou, M. J. (2018). *Fundamentals of microfabrication and nanotechnology*. CRC Press.
9. Moreau, W. M. (1988). *Semiconductor lithography: Principles, practices, and materials*. Springer.
10. Rai-Choudhury, P. (1997). *Handbook of microlithography, micromachining, and microfabrication*.
11. Semiconductor Equipment and Materials International (SEMI). (n.d.). *Tài liệu kỹ thuật về tiêu chuẩn kích thước và định hướng wafer*.
12. Sze, S. M., & Ng, K. K. (2006). *Physics of semiconductor devices*. Wiley-Interscience.
13. Technic Inc. (n.d.). *Technical data sheets for TechniStrip and TechniClean series*.
14. Thompson, L. F., Willson, C. G., & Bowden, M. J. (1994). *Introduction to microlithography*. American Chemical Society.
15. Wevolver. (n.d.). *Positive vs negative photoresist: A comprehensive guide to photolithography in semiconductor fabrication*. Truy xuất từ <https://www.wevolver.com/article/positive-vs-negative-photoresist-a-comprehensive-guide-to-photolithography-in-semiconductor-fabrication>
16. Yield Engineering Systems (YES). (n.d.). *Tài liệu kỹ thuật: Về tiêu chuẩn xử lý Vapor Prime trong môi trường chân không*.

17. Zhixing Optical. (n.d.). *What is the difference between photomask and reticle?*. Truy xuất từ <https://www.zhixingoptical.com/news/what-is-the-difference-between-photomask-and-reticle-.html>
18. Zhu, J., & Liu, S. (2019). Silicon wafer preparation and characterization. Trong *Handbook of silicon wafer cleaning technology*.